PLL: Yes, მთავარი მიზანი: SONET/SDH, ATM applications, შეყვანა: Clock, გამომავალი: CML, სქემების რაოდენობა: 1, თანაფარდობა - შეყვანა: გამომავალი: 1:2,
