PLL: Yes, მთავარი მიზანი: Ethernet, SONET/SDH, შეყვანა: Clock, Crystal, გამომავალი: CML, CMOS, LVDS, LVPECL, სქემების რაოდენობა: 1, თანაფარდობა - შეყვანა: გამომავალი: 1:1,
PLL: Yes, მთავარი მიზანი: 3G, Ethernet, PCI, SONET/SDH, Wireless systems, შეყვანა: Clock, გამომავალი: CML, CMOS, LVDS, LVPECL, სქემების რაოდენობა: 1, თანაფარდობა - შეყვანა: გამომავალი: 2:2,
