PLL: Yes, მთავარი მიზანი: Ethernet, შეყვანა: Clock, გამომავალი: CML, CMOS, LVDS, LVPECL, სქემების რაოდენობა: 1, თანაფარდობა - შეყვანა: გამომავალი: 2:2,
